首页
15问答网
>
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
xilinx FPGA 在调用ip核时，顶层模块调用后综合成功，但是implement时，map出问题总，怎么解决
2024-12-03 10:56:17
推荐回答（1个）
回答1：
我也遇到这个问题，按照上述答案写不对
最后是在ucf文件中添加 PIN "CLK75MhZ/clkout1_buf.O" CLOCK_DEDICATED_ROUTE = FALSE; 这样一句，就过了
相关问答
最新问答
我想做销售，可是我没有这方面的经验，该从什么做起呢？
上个月18号来的月经 这个月26号还没来 怎么回事?吃什么能快点来
大家好，请帮忙找出关于珍惜时间的词语，句子。如一寸光阴一寸金，寸金难买寸光阴。光阴似箭，日月如梭。
关于企业所得税 ：为什么有的企业不是按利润总额*25% 而是用 收入乘以一个税率呢
如何根据车床卡盘眼在法兰上划三等分线并打眼
包皮水肿怎么办
在中国从中国银行给美国银行一般储蓄汇钱怎么收手续费的?
近年来的企业财务危机案例有哪些
输入法栏 CH 怎样去掉
福清动车站公交
