你定的TOP文件名是Verilog1-test ，但是你的工程里面用的是counter。把counter改成Verilog1-test，或者在你的工程里面把counter.v设置成TOP文件。
没有设置顶层文件，应该把counter设为顶层文件
你在创建工程的时候 工程名要和模块名相同
你把Verilog1-test改成counter试一下
