verilog hdl 语言的for循环会综合成什么

2024-11-30 00:52:31

推荐回答（5个）

回答1：

一般来说，for，都是遍历你for的次数，然后逻辑复制你for下面的内容。盯弯冲

当然，闹兆也不一定，比如你说for复位一个块存储器（矩阵），凯歼那自然就是一个复位线而已。

回答2：

首先是for可以综合的，for几次就会把你的电路复制几次,所以在非特殊情况下就最好不要用，枝首当然在猛扮数testbench就随便用了，当然建议你自己可以写写代缺敏码，然后看综合结果，看看for次数不同综合出的有什么不同

回答3：

Tools -> Netlist Viewers -> RTL Viewers 自己看

回答4：

回答5：

for一般只用在testbench中