首页
15问答网
>
verilog中的逻辑与（&&）在vhdl中怎么表示？
verilog中的逻辑与（&&）在vhdl中怎么表示？
2024-12-04 15:56:20
推荐回答（1个）
回答1：
都是and
1位和1位运算就是按位与
"00100" and"01001"出的结果就是按位与
vhdl这个没有分开
相关问答
最新问答
beyond乐队除了黄家驹，黄家强，黄贯中，叶世荣，到底还有谁？
你好，我是河南农大的动物医学专业的学生，我想报考华中农大的预防兽医，想了解一些情况
五常凤凰山的介绍
请问……斯国一（大概发音）翻译成日文什么意思?
交强险和第三者责任险分两个保险公司买有关系吗?
对于一些英语专业考研有哪些的选择方向
vivo x3 手机卡被我直接装进卡槽里拿不出来了 怎么办
外企的人力资源管理与中国企业的人力资源管理最大的区别是什么？
请问魔兽世界考古出的紫色装备（帐号绑定的）可不可以邮寄给自己同一个帐号下的其他号 求高玩指点
在vb中赋值句：a=123+Mid(“123456”,2,3)执行后，a的结果是
