inout用法很简单啊 就是你说的assign a=(条件)?b:1‘hz格式当你要做input型时 你的管脚信号直接用 并且赋值三态当做output时 把要输出的信号赋给管脚就可以了
直接连起来,用assign语句连起来不行吗?比如assign a=b;我用的是verilog语言。不知你是不是这个意思