首页
15问答网
>
verilog的阻塞赋值和非阻塞赋值的区别就是差一个时钟周期吗？那这样也基本没有区别啊，何必整两个概念呢
verilog的阻塞赋值和非阻塞赋值的区别就是差一个时钟周期吗？那这样也基本没有区别啊，何必整两个概念呢
2025-04-07 02:37:06
推荐回答（1个）
回答1：
一个是时序逻辑电路，一个是组合逻辑电路。Verilog是为仿真设计的语言，并不是为综合设计的。
相关问答
最新问答
我是84年农历9月13日出生，男是1979年腊月初二出生，今年腊月十二（阳历的1月15日）结婚是好日子吗？
中国工商银行股份有限公司宿州埇桥支行怎么样？
哪个医院治疗兔唇好
在火车上补票乘务员竟然没找钱给我
斜轴式轴向柱塞泵使用是 什么 配流 A斜盘 B轴式 C阀式
求教：如何在mac系统下看pptv的直播。。
西乡收费站到福田收费站多少高速费？
液压机运行一段时间后油温升高压力就下降，冷却器烫手是什么原因？
杭州站到格林豪泰杭州秋涛路商务酒店怎么走
无筋豆锈病怎么治？
