怎么判断简并半导体？什么是简并半导体？

2025-02-23 19:29:42

推荐回答（3个）

回答1：

一般情况下，ND

选取EF = EC为简并化条件，得到简并时最小施主杂质浓度：

选取EF = Ev为简并化条件，得到简并时最小受主杂质浓度：

半导体发生简并时：

（1）ND ≥ NC；NA ≥ NV；

（2）ΔED越小，简并所需杂质浓度越小。

（3）简并时施主或受主没有充分电离。

（4）发生杂质带导电，杂质电离能减小，禁带宽度变窄。

扩展资料

半导体芯片的制造过程可以分为沙子原料（石英）、硅锭、晶圆、光刻，蚀刻、离子注入、金属沉积、金属层、互连、晶圆测试与切割、核心封装、等级测试、包装等诸多步骤，而且每一步里边又包含更多细致的过程。

1、沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子（尤其是石英）最多包含25%的硅元素，以二氧化硅（SiO2）的形式存在，这也是半导体制造产业的基础。

2、硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅（EGS），平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭。

3、单晶硅锭：整体基本呈圆柱形，重约100千克，硅纯度99.9999%。

4、硅锭切割：横向切割成圆形的单个硅片，也就是我们常说的晶圆（Wafer）。

5、晶圆：切割出的晶圆经过抛光后变得几乎完美无瑕，表面甚至可以当镜子。

6、光刻胶（Photo Resist）：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。

7、光刻：光刻胶层随后透过掩模（Mask）被曝光在紫外线（UV）之下，变得可溶，期间发生的化学反应类似按下机械相机快门那一刻胶片的变化。掩模上印着预先设计好的电路图案，紫外线透过它照在光刻胶层上，就会形成微处理器的每一层电路图案。

8、溶解光刻胶：光刻过程中曝光在紫外线下的光刻胶被溶解掉，清除后留下的图案和掩模上的一致。

9、蚀刻：使用化学物质溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不应该蚀刻的部分。

10、清除光刻胶：蚀刻完成后，光刻胶的使命宣告完成，全部清除后就可以看到设计好的电路图案。

再次光刻胶：再次浇上光刻胶（蓝色部分），然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。

11、离子注入（Ion Implantation）：在真空系统中，用经过加速的、要掺杂的原子的离子照射（注入）固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。

12、清除光刻胶：离子注入完成后，光刻胶也被清除，而注入区域（绿色部分）也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。

13、晶体管就绪：至此，晶体管已经基本完成。在绝缘材（品红色）上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。

14、电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极（阳极）走向负极（阴极）。

15、铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。

16、抛光：将多余的铜抛光掉，也就是磨光晶圆表面。

17、金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。

18、晶圆测试：内核级别，大约10毫米/0.5英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。

19、晶圆切片（Slicing）：晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是芯片的内核（Die）。

20、丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步

21、封装

参考资料来源：百度百科-半导体

参考资料来源：百度百科-简并半导体

回答2：

硅、锗在室温下发生简并的施主杂质浓度或受主浓度约在10的18次方cm-3以上。室温时，p型砷化镓发生简并的施主杂质浓度约在10的18次方cm-3以上，而对n型砷化镓发生简并的施主杂质浓度只要超过10的17次方cm-3
对一般的掺杂情况(杂质浓度小于10的18次方cm-3)常温下，通常的半导体都属非简并半导体。但在某些情况下，费米能级可以接近导带底(或价带顶)，甚至会进入导带(或价带)中。例如，在含施主杂质的n型半导体中，当掺杂浓度较高时，在低温弱电离区，费米能级随温度的增加，而上升到一个极大值，这个极大值就会超过导带底而进入到导带中。然后费米能级才逐渐下降。而实际上，有可能在费米能级达到最大值前后的一段温度范围内，半导体的费米能级都位于导带里。对含受主杂质浓度较高的P型半导体，同理，费米能级也有可能在极小值前后的一段温度范围里进入了价带。在这样的情况下，导带中量子态被电子占据(或价带中量子态被空穴占据)的概率非常小的条件不再成立，必须考虑泡利不相容原理的限制。这时玻耳兹曼分布函数不再适用，而必须应用费米分布函数来分析能带中的载流子统计分布问题。这种情况称为载流子简并化，发生载流子简并化的半导体称为简并半导体。

回答3：

跟温度有关
Ec-Ef>2KT 非简并
0Ec-Ef<=0 简并
K为玻尔兹曼常数 T为绝对温度不同温度不一样
Ec为导带底 Ef为费米能级
不同温度，不同材料是否为简并不一样
Ec-Ef可以通过参杂来计算或手册里面有固定的
可满意？加分

最新问答

数学小故事50字左右，有趣点！最好是初一水平！急~~~~~

QQ华夏1到60级升级最快方法？

携程网的消费券要怎么用？

蛋糕夹层中的是什么水果

短期借款利息到底是通过财务费用还是应付利息

华硕CM5340玩单机游戏怎么会卡？例如：极品飞车14. 生化危机5.之类的！

野菜部落！！！！！！紧急！！！！！！！高分悬赏啊！！！！！！

我是一个粉刷匠指法简谱

09全国政法干警考试可以跨省报名么?

双峰县石牛乡搞个电信宽带多少钱