库声明：即library IEEE。STD_logic_1164.all等
port（里面是输入输出逻辑的信号描述）;
实体：entity of+entityname;
结构体：包括进程process等。如“architecture bhv of entityname is
prcess(a ,b)
begin
if(^^^) then^^^^
end if;
end process;
end bhv
这就是它的模板了，具体的药掌握一门语言还是自己找教材学才行
不知道这样能不能帮到你
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024