首页
15问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
保定482厂生产什么
2011年6月1日，小王与某公司签订了为期一年的劳动合同，期中，约定试用期从6月1日开始，合同中
当前全国城市经济排名？
别人说看动漫是幼稚的人，你什么反应？
iphone6手机被盗对方关机情况下能找回手机吗
德州火车站附近有什么银行
对个人名誉进行诋毁侵犯了哪些法律？
虎皮鹦鹉为什么不孵蛋？
为什么睡觉时嘴是张开的？？？
怎么在网吧显示移动硬盘
