首页
15问答网
>
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
用VHDL语言设计一个12小时数字钟，用数码管现实时分秒，实现整点报时功能
急求！
2024-12-02 17:07:11
推荐回答（1个）
回答1：
一个12进制计数器+一个60进制计数器+一个60进制计数器当分/秒计数器输出达到整点报时状态是输出报时信号。如果要代码的话，找我Q Q 聊
相关问答
最新问答
蓝屏 十万火急 十万火急
野兔养殖需要什么证件
围绕雄鹰,麻雀,风筝,白云的作文(l80字数限制
每天坚持读书有哪些好处？
150CM的女生腰围正常多少?
最近电脑老是弹出：（招行一网通网盾）系统检测到网盾需要进行更新，现在进行更新吗？
空气净化器滤网更换完还是显示更换怎么消除
判一年多久可以出来
吸二手烟，呼吸道不舒服
这是高中生物的一张图片，里面有两种我不知道是什么细胞，请知道的老师或朋友告诉一下
