其实都可以推算的，这里的与非门都工作在开关状态。
A\B=0\0时，T3\T4（都是PMOS）都导通，所以F就是VDD，也就是高电平。
其实从这里推论，只要A、B任意有一个是0，F都是VDD。
A\B=1\1时，T3\T4都截止，这没话说。
而下面的两个，T1先导通，导通后，T2的S极接地，T2也满足了饱和导通的条件，所以也跟着导通，所以F的电位就相当于接地，所以是0V。
把这四种情况汇总起来，就是与非门的真值表。
PS：数字电路的晶体管状态非常好判断，晶体管基本上都工作在开关状态。如果是放大状态的话，管子要消耗压降，再加上电流，很容易热起来。
虽然T2不影响输出为高电平但是书上还是说了T2是截止我就想问问是怎么来的？
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024