下面的console窗口能看见输出。
VerilogHDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。
VerilogHDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
1990年代初，开放Verilog国际（OpenVerilogInternational，OVI）组织（即现在的Accellera）成立，Verilog面向公有领域开放。
1992年，该组织寻求将Verilog纳入电气电子工程师学会标准。最终，Verilog成为了电气电子工程师学会1364－1995标准，即通常所说的Verilog－95。
$display("%b", {a,b});
下面的console窗口能看见输出
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024