output [7:0] c; 这句 改为 output reg [7:0] c; verilog里一般不声明输出类型的话 默认是wire型的如果你想在输出处寄存一下：比如使用always语句，则必须声明为reg类型
