FPGA的编程语言跟C语言有什么不同？

学FPGA给我最大的体会就是它的编程语言是并行执行的，不像C语言那样一行一行的执行。verilog里面有个always语句，所有的always语句块全部并发执行，而always语句块内部是逐行执行的（前提是只是用阻塞赋值）。
verilog中没有中断的概念，而逐行执行指令的C语言却离不开中断。
学习verilog必须要掌握最基本的概念，像上面的阻塞赋值等等，新手都要经历这一关的，呵呵。
还有，verilog是始终离不开硬件，c语言中可以不限制循环次数，而verilog就不行，因为每循环一次就会增加FPGA内部资源的占用。
最后在说一点儿，verilog中有的语句不能被综合（Oh，什么是综合？，百度吧），像定义浮点的float就不可以，在编程时慎用。
好啦就说这些。

学FPGA给我最大的体会就是它的编程语言是并行执行的，不像C语言那样一行一行的执行。verilog里面有个always语句，所有的always语句块全部并发执行，而always语句块内部是逐行执行的（前提是只是用阻塞赋值）。
verilog中没有中断的概念，而逐行执行指令的C语言却离不开中断。
学习verilog必须要掌握最基本的概念，像上面的阻塞赋值等等，新手都要经历这一关的，呵呵。
还有，verilog是始终离不开硬件，c语言中可以不限制循环次数，而verilog就不行，因为每循环一次就会增加FPGA内部资源的占用。
最后在说一点儿，verilog中有的语句不能被综合（Oh，什么是综合？，百度吧），像定义浮点的float就不可以，在编程时慎用。
好啦就说这些吧。。

主要区别在三点吧
时序
并行
实例化。
记住，HDL是在描述硬件！
你写的不是程序，而是在画电路！

我的感觉是c你实现一切靠的是程序，verilog你是在脑海里有了电路图之后用来把它描述出来，重点在电路。

一个是硬件描述语言，里面有信号进出定义，FPGA的编程语言和C的语法都差不多的