首页
15问答网
>
用Verilog写测试程序。（quartus里调用modelsim仿真）
用Verilog写测试程序。（quartus里调用modelsim仿真）
2024-11-29 09:57:27
推荐回答（2个）
回答1：
这分明是VHDL。
回答2：
关注这个问题
相关问答
最新问答
如何开好一家早餐店?生意火爆的秘诀 如何开早餐店? 开早餐店需要注意什么?
在Word中新建文件时，什么模板是默认的文档模板
混凝土配制中沙、石、水、水泥这个投料顺序是否正确？ 如果错误、正确的顺序如何？
房子水压上不来是怎么回事，应该怎么办？
梦幻西游我已经搬家 但不能回家 为什么？？？要详细
天赐（KYLE XY）第一季到第二季的连接。。
关于哈尔滨工程大学
木制网球拍用什么木
天体物理学或高能天体物理学上完研究生后就业前景如何，出国前景如何？谢谢！
6点31分用英语该怎么翻译？有几种表达方式？
