74LS74D是上升沿双D触发器。
74LS74内含两个独立的D上升沿双D触发器，每个触发器有数据输入（D）、置位输入（）复位输入（）、时钟输入（CP）和数据输出（Q、/Q）的低电平使输出预置或清除，而与其它输入端的握码颤电平无关。当、均无效模稿（高电平式）时，符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。段败如果在CP 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP 触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。
内容全部来源于网络收集，如有侵权，请联系网站删除：QQ：24596024