首页
15问答网
>
modelsim怎么查看编译错误
modelsim怎么查看编译错误
2024-11-29 20:33:58
推荐回答（1个）
回答1：
晕.Verilog就是一门语言.写好程序,编译,仿真,综合.... 编程可用UltraEdit 编译仿真可用Modelsim 综合就多了.如Syplify ISE Quartus等
相关问答
最新问答
期货交易中 卖出空单 和 买入多单 有何不同？？
学习毛概心得体会
为什么我的世界地图显示不正常?求解
若分式1⼀2x-1与1⼀3(x+4)互为倒数，则X=
豆浆可以天天喝吗
pythonif语句 例如我要判断（若j>1则k=1）为真，就执行下面的语句块。该怎么写。
举例说明审计产生的根本原因？
2011年男属狗，阳历5月21的；女属牛，阳历10月1日，请教大师6月结婚好日子
在win7系统下安装cad2008 出现错误 “驱动器中没有磁盘。请在驱动器尀device尀harddisk1尀dr1中插入磁盘
经常有租客不缴纳水电费就退租怎么办？
