首页
15问答网
>
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
verilog always @(a,b)是什么意思?是不是等于always@（a or b）?
2024-11-27 15:49:39
推荐回答（2个）
回答1：
一样的，前一个是verilog-2003的新语法，就是换了种写法而已
回答2：
在verilog中，or和，都是表示或者的意思
相关问答
最新问答
关于底片扫描的问题
excel如何讲文本格式转化为时间格式例如把201908151300改为2019⼀08⼀15 13：10
帮忙解答几道初一的数学题目!!!谢谢!!
WOW里面PVE70LR的天赋
请翻译一句话（中译英）
中国核电工程有限公司怎么样？
从贵州去安徽绩溪旅游怎么走？
支付宝三次密码输入错误 帐号冻结了 要冻结多久？
请问我的手机是三星S5830的，怎样在网上下载手机铃声呢，还有我想要下载汤姆猫或是游戏
你知道哪些会让人感到细思极恐的故事吗？
