首页
15问答网
>
verilog modelsim仿真 clk为什么一直为高阻？
verilog modelsim仿真 clk为什么一直为高阻？
2024-11-30 18:30:04
推荐回答（1个）
回答1：
仿真IP核必须将对应的库添加，最好要找到.v文件放在你的源文件的文件夹中一起做仿真。祝你好运
相关问答
最新问答
中国银行手机银行转账一定要用密码器吗?
生活启示录演颖儿的是谁,怎么感觉整得跟李多海一样
网络适配器的microsoft virtual wifi miniport adapter 设备无法启动。 (代码 10
1556年是什么年代
建设施工合同纠纷案件中的“实际施工人”如何认定?
《出塞》这首诗表达的是什么中心思想？
我的男朋友从来没送过我礼物正常吗？
基金 股票 债劵 保险 信托等各有什么区别
老婆精神出轨，老公能否原谅。。。。
龙泉山的桃花开了吗？当地的朋友给个消息！
